問題描述：Quartus 9.0支持max7000系列，再安裝低版本肯定會沖突的，先卸載12在安裝吧。

回答(1).兩者都是altera所謂的CPLD器件。MAX7000是傳統(tǒng)血統(tǒng)的CPLD，內(nèi)部結(jié)構(gòu)是基于乘積項，也就是與或陣列結(jié)構(gòu)。E2PROM工藝。至于MAXii是在MAX基礎(chǔ)上發(fā)展而來，雖然它被altera標為cpld可是它可使實實在在基于LUT結(jié)構(gòu)的，之所以把它歸類到CPLD，使因為它基于flash工藝而不是傳統(tǒng)fpja的SRAM工藝，配置不需要外置芯片，上電瞬時接通，看起來它在特性上更像CPLD。 MAX7000是高成本CPLD，規(guī)模大比較大。而MAXII屬于小成本低容量解決方案CPLD。

回答(2).Altera的MAX Ⅱ器件是屬于CPLD。 但是為了降低成本，內(nèi)部采用了FPGA的架構(gòu)，應(yīng)該說是簡化的FPGA，然后內(nèi)置eeprom。相對正常的FPGA來說，其資源太少了；相對于正常CPLD來說，結(jié)構(gòu)又不一樣。 Altera MAX II器件無論是設(shè)計通信、消費、計算機或工業(yè)應(yīng)。。

回答(3).你安裝的版本太高，max7000系列已經(jīng)被淘汰了... 建議裝一個低點的quartus版本

回答(4).先要 設(shè)置為當前工程 (FIle-Project-SetProjectToCorrentFile) 然后就點擊 下面那一排圖標中的那個 幾個圖標中 問號之后的第三個有點像煙筒排除煙的那個 就是編譯了,至于仿真波形的顯示就是隨后的那個 像顯示器的那個(顯示器上是一個脈沖波)

回答(5).QuartusII，選中原理圖文件，菜單file->create/update->create hdl design file for current file 只能把VHDL語言打包成MXAPLUS2中的電路，而不能將MAX

本文章由三昆廠家整理原創(chuàng)，轉(zhuǎn)載請注明出處：http://www.chemtv.cn/UVj/3677.html